ID de l'article: 000094408 Type de contenu: Dépannage Dernière révision: 31/10/2023

Pourquoi la simulation VHDL de Intel® FPGA IP de streaming Serial Lite III échoue-t-elle avec les logiciels QuestaSim et Questa*-Intel® FPGA Edition ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.1 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez observer des échecs de simulation VHDL pour la conception Intel® FPGA IP de streaming Serial Lite III avec le mode de synchronisation standard pour les périphériques Intel® Stratix® 10 L/H-tile lors de l’utilisation de la dernière version du logiciel QuestaSim et Questa*-Intel® FPGA Edition.

    Résolution

    Pour éviter cet échec de simulation, vous pouvez utiliser la version précédente de Questa Simulator 2022.1.

    Ce problème sera résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 5 produits

    FPGA SoC Intel® Stratix® 10 AX
    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA SoC Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 TX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.