ID de l'article: 000094247 Type de contenu: Errata Dernière révision: 28/11/2023

Pourquoi l’exemple de conception de l’Intel® FPGA IP CPRI pour les variantes 24G avec le dispositif Intel® Stratix® 10 L/H-Tile ne simule-t-il pas lors de l’utilisation du simulateur Cadence Xcelium* ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Intel® CPRI
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.4 et les versions antérieures du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez voir l’exemple de conception de l’Intel® FPGA IP CPRI pour les variantes 24G avec le Intel® Stratix® le périphérique 10 L/H-Tile ne parvient pas à simuler lors de l’utilisation du simulateur Cadence Xcelium*.

    Résolution

    Il n’existe aucune solution de contournement à ce problème.
    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 5 produits

    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 NX
    FPGA SoC Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 TX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.