Cette erreur peut s’afficher dans l’étape de génération logique prise en charge lorsque le PHY direct PMA/FEC F-tile Intel® FPGA IP définir PMA Interface Width=10 et F-tile Interface FIFO=Phase Compensation. Selon le tableau 24. Prise en charge du mode PMA Direct dans l’architecture F-tile et le guide de l’utilisateur de l’IP PMA et FEC Direct PHY, lorsque la modulation PMA = NRZ, le mode PMA = FGT, le mode de synchronisation = l’horloge PMA, la double largeur / largeur simple = SW, la largeur de l’interface PMA = 10 et l’interface F-tile FIFO doivent être en mode registre.
En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition version 22.4 et antérieure, aucun message d’erreur n’est généré lorsque vous définissez comme ceci dans le F-Tile PMA/FEC Direct PHY Intel FPGA IP.
Ce problème est résolu dans la version 23.2 du logiciel Intel® Quartus® Prime Pro Edition.