ID de l'article: 000094012 Type de contenu: Messages d'erreur Dernière révision: 06/05/2024

Erreur (21843) : Règle : gdrb_gdr_pcie_ip16 ::p f0_pci_msi_64_bit_addr_cap_rule @ gdr.z1577b.u_pcie_ss.u_ctop.ub_core16

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.4 et les versions antérieures du logiciel Quartus® Prime Pro Edition, l’erreur de compilation ci-dessus se produit lorsque l’IP FPGA DMA multicanal pour PCI Express* est configurée avec le paramètre « Enable MSI Capability » désactivé et le paramètre « Enable MSI 64-bit Addressing » activé. Ces deux paramètres doivent être désactivés lors de la désactivation de la fonctionnalité MSI.

    Résolution

    Pour contourner ce problème, désactivez le paramètre d’adressage MSI 64 bits dans l’éditeur de paramètres IP en procédant comme suit :

    1. Activez le paramètre MSI Capability pour accéder au paramètre d’adressage 64 bits (sous Paramètres PCIe>Paramètres MCDMA)
    2. Décochez le paramètre « Enable MSI 64-bit Addressing » (Activer l’adressage MSI 64 bits)
    3. Décochez le paramètre « Enable MSI Capability » (Activer la capacité MSI)
    4. Régénérez l’IP et recompilez la conception.

    Ce problème est résolu à partir de la version 23.1 du logiciel Quartus® Prime Pro Edition

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ 7
    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.