ID de l'article: 000093864 Type de contenu: Errata Dernière révision: 28/11/2023

Pourquoi la Intel® FPGA Hard IP Ethernet F-Tile avec PTP activé ne prend-elle pas en charge le simulateur VHDL Aldec* Riviera* dans le logiciel Intel® Quartus® Prime Pro Edition version 22.4 et antérieures ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.4 et antérieures du logiciel Intel® Quartus® Prime Pro Edition, la Intel® FPGA Hard IP Ethernet F-Tile avec PTP activé ne prend pas en charge le simulateur VHDL Aldec* Riviera*.
    Vous risquez de rester coincé dans l’attente des données de décalage TX/RX PTP Assertion valide lors de la simulation avec le simulateur VHDL Aldec* Riviera*.

    Résolution

    Il n’existe aucune solution de contournement à ce problème.
    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ série F
    FPGA et FPGA SoC Intel® Agilex™ série I

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.