ID de l'article: 000093820 Type de contenu: Dépannage Dernière révision: 29/11/2023

Pourquoi est-ce que je reçois une erreur lors de la simulation de l’exemple de conception du Intel® FPGA IP DMA multicanal R-Tile pour PCI Express pour les périphériques Intel® Agilex™ utilisant le simulateur VCS ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.4 du logiciel Intel® Quartus® Prime Pro Edition, une erreur sera observée lors de la simulation de l’exemple de conception du Intel® FPGA IP DMA multicanal R-Tile pour PCI Express à l’aide du simulateur VCS.

    L’information d’erreur ci-dessous sera vue :

    INFO : 497636 ns Démarrage DMA Lire.... H2D

    INFO : Réinitialisation de la file d’attente 500949 ns... Fait

    INFO : 501149 ns En attente d’une écriture différée MSI-X pour la lecture DMA........

    FATAL : 4000000 ns Simulation arrêtée pour cause d’inactivité !

    ÉCHEC : La simulation s’est arrêtée en raison d’une erreur fatale !

    ÉCHEC : La simulation s’est arrêtée à cause d’une erreur !

    $finish appelé à partir du fichier « ./.. /.. //.. /.. /ip/pcie_ed_tb/dut_pcie_tb_ip/intel_rtile_pcie_tbed_100/sim/altpcietb_g3bfm_log.v », ligne 144.

    Résolution

    Il n’existe aucune solution de contournement à ce problème.

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.