ID de l'article: 000093554 Type de contenu: Errata Dernière révision: 30/11/2023

Pourquoi le noyau F-tile Interlaken Intel® FPGA IP ne prend-il pas en charge le simulateur Aldec Riviera pour la série M Intel Agilex® 7 FPGA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Outils de simulation Intel® FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.4 du logiciel Intel® Quartus® Prime Pro Edition, le noyau de Intel® FPGA IP F-tile Interlaken ne prend pas en charge le simulateur Aldec Riviera pour les Intel Agilex® 7 FPGA série M suivantes :

    • OPN du périphérique : AGMx039R47A2E2VR0
    Résolution

    Il n’existe aucune solution de contournement à ce problème.

    Ce problème devrait être résolu dans une future version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.