Il est possible que vous voyiez des erreurs de génération de logique lors de l’utilisation du PHY PMA/FEC Direct F-Tile Intel Agilex® 7 FPGA IP configurée en mode SDI après une mise à niveau entre le logiciel Intel® Quartus® Prime Pro Edition v22.3 et v22.4 et une version ultérieure si vous n’avez pas ajouté les contraintes QSF (« tx_pll_bw_sel » du fichier des paramètres Quartus).
Les émetteurs-récepteurs Intel F-Tile en mode SDI nécessitent une contrainte QSF supplémentaire dans Intel Quartus logiciel v21.4 et versions ultérieures. Il est possible que vous voyiez une erreur de génération de logique similaire à ce qui suit dans votre ip F-Tile PMA/FEC Direct Intel® FPGA PHY en mode SDI, conception.
Exemple d’erreur :
Erreur (21843) : variables d’entrée :
Erreur (21843) : user.bb_f_ux_tx[0] -> du_inst|sdi_mr_du_sys_inst|tx_phy|tx_phy|dphy_hip_inst|parsystem[0].perxcvr[0].fgt.tx_ux.x_bb_f_ux_tx
Erreur (21843) : is_used == TRUE
Erreur (21843) : emplacement == UX15
Erreur (21843) : tx_line_rate_bps == 11880000000
Erreur (21843) : tx_pll_bw_sel == TX_PLL_BW_SEL_LOW
Erreur (21843) : tx_tuning_hint == TX_TUNING_HINT_SDI
Erreur (21843) : user.bb_f_ux_rx[0] -> du_inst|sdi_mr_du_sys_inst|rx_phy|rx_phy| U_base_profile|directphy_f_0|dphy_hip_inst|persystem[0].perxcvr[0].fgt.rx_ux.x_bb_f_ux_rx
Erreur (21843) : is_used == TRUE
Erreur (21843) : emplacement == UX15
Erreur (21843) : txrx_channel_operation == TXRX_CHANNEL_OPERATION_DUAL_SIMPLEX
Pour résoudre ce problème, ajoutez l’exemple de contrainte suivant pour chaque broche SDI de l’émetteur-récepteur Intel F-Tile.
Exemple de contrainte :
set_instance_assignment nom HSSI_PARAMETER « tx_pll_bw_sel=TX_PLL_BW_SEL_MEDIUM » –à
Pour obtenir la liste complète de toutes les affectations de HSSI_PARAMETER QSF requises pour les conceptions Intel F-Tile SDI, vous pouvez générer l’exemple de conception SDI II Intel FPGA IP dans la dernière version du logiciel Intel® Quartus® Prime Pro Edition et vous référer au fichier QSF.