En raison d’un problème dans la version 22.4 du logiciel Intel® Quartus® Prime Pro Edition, le Intel® FPGA IP Ethernet Multirate avec PTP activé sur le port 1 n’alignera pas le signal d’interface timestamp RX avec l’indication RX Start of Packet. Ce problème affecte les configurations suivantes du groupe de reconfiguration :
Interface client : interface MAC Avalon de streaming avec PTP activé
|
PMA Type |
Groupe Reconfig |
Profil du mode Ethernet de fonctionnement |
Signaux d’interface affectés |
|
FGT |
100GE-2 reconfigurable |
10/25GE-1 |
O_p1_ptp_rx_its valide [95:0] n’est pas alignée à o_rx_startofpacket[1] |
|
FHT |
100GE-2 reconfigurable |
10/25GE-1 |
O_p1_ptp_rx_its valide [95:0] n’est pas alignée à o_rx_startofpacket[1] |
Interface client : MAC segmenté avec PTP activé
|
PMA Type |
Groupe Reconfig |
Profil du mode Ethernet de fonctionnement |
Signaux d’interface affectés |
|
FGT |
100GE-2 reconfigurable |
10/25GE-1 |
O_p1_ptp_rx_its valide [95:0] non aligné sur SOP sur o_rx_mac_inframe[2] |
|
FHT |
200GE-2 reconfigurable |
50GE-1 |
O_p1_ptp_rx_its valide [95:0] n’est pas aligné sur SOP sur o_rx_mac_inframe[5:4] |
Pour contourner ce problème, vous devez différer l’interface de données RX de (5) i_clk_rx cycles d’horloge pour les profils 10/25GE-1 ou (2) i_clk_rx cycles d’horloge pour le profil 50GE-1.
Ce problème est résolu à partir de la version 23.1 du logiciel Intel® Quartus® Prime Pro Edition.