Oui, une conception utilisant le mode d’amorçage HPS premier est prise en charge pour être configurée sur des périphériques Intel® Stratix® 10 et Intel Agilex® SoC basés sur le Gestionnaire de périphériques sécurisé (SDM).
Pour générer un premier fichier sof HPS, générer une image destinée à être utilisée pour un mode de configuration non JTAG pris en charge sur votre carte, comme ASx4 ou AVST à l’aide de l’outil de générateur de fichiers de programmation dans le logiciel Intel® Quartus® Prime. Assurez-vous que le FSBL est ajouté au fichier d’entrée .sof.
Un fichier .sof de sortie avec le nom _hps_auto.sof sera créé par l’outil de générateur de fichiers de programmation dans le répertoire de sortie choisi. Ce fichier contient le FSBL et peut être utilisé pour configurer le FPGA SoC sur JTAG.
Cette mise à jour est prévue dans la prochaine version du Guide de l’utilisateur du Intel Stratix 10 SoC FPGA d’amorçage et du Guide de l’utilisateur Intel Agilex SoC FPGA de démarrage.