ID de l'article: 000093090 Type de contenu: Dépannage Dernière révision: 09/08/2023

Pourquoi y a-t-il des violations de synchronisation dans le Intel® FPGA IP Ethernet triple vitesse implémentées sur le F-Tile de Intel Agilex® 7 FPGA périphériques ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP Ethernet à triple vitesse
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition version 22.3 et antérieure, vous pouvez voir des violations de synchronisation sur les chemins suivants dans le Intel® FPGA IP Ethernet triple vitesse implémenté sur le F-Tile des périphériques Intel Agilex® 7 FPGA :

    Depuis le nœud : i_ptp|eth_tse_0|i_tse_pcs_0|alt_mge_pcs20_inst|enc20|enc0|eout_dat[0]
    Vers le nœud : phymac_100g_ftile_auto_tiles|z1577a_x0_y166_n0|hdpldadapt_tx_chnl_23~pld_tx_clk1_dcm.reg

    Depuis le nœud : phymac_100g_ftile_auto_tiles|z1577a_x0_y166_n0|hdpldadapt_rx_chnl_23~pld_rx_clk1_dcm.reg
    Vers le nœud : i_ptp|eth_tse_0|i_tse_pcs_0|alt_mge_pcs20_inst|rx_datain_reg_sc[5]

    Résolution

    Un correctif est disponible pour résoudre ce problème pour le logiciel Intel® Quartus® Prime Pro Edition version 22.3. Téléchargez et installez le correctif 0.25 à partir des liens suivants :

    Ce problème a été résolu à partir de Intel® Quartus® version 22.4 du logiciel Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.