ID de l'article: 000093044 Type de contenu: Dépannage Dernière révision: 16/08/2023

Pourquoi ma conception Intel Agilex® 7 FPGA F-Tile A0 ES ne fonctionne-t-elle pas correctement lorsqu’elle est chargée à partir de la mémoire Flash mais fonctionne-t-elle correctement lorsqu’elle est chargée depuis sof (JTAG) ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans les versions 22.3 et antérieures du logiciel Intel® Quartus® Prime Pro Edition, le flux de bits Intel Agilex® 7 FPGA F-Tile peut être corrompu pendant le processus de conversion.

Ce problème apparaît généralement lorsque l’IP PCIe F-Tile ne parvient pas à relier correctement le train, mais peut potentiellement avoir un impact sur d’autres fonctionnalités du F-Tile.

Résolution

Pour contourner ce problème dans le logiciel Intel® Quartus® Prime Pro Edition versions 22.3 et antérieures, installez le correctif respectif ci-dessous, recompilez et régénérez vos fichiers de programmation.

Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.