ID de l'article: 000092970 Type de contenu: Connectivité Dernière révision: 21/12/2022

Comment puis-je connecter Intel® FPGA IP PHY DDR4 uniquement avec le contrôleur DDR4 personnalisé conforme à DFI ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’IP du contrôleur DDR4 personnalisé conforme à la technologie DFI ne possède pas les mêmes broches d’E/S que Intel® FPGA’IP du contrôleur DDR4. Veuillez suivre la solution pour implémenter l’interface EMIF DDR4 avec l’IP de contrôleur DDR4 personnalisé conforme à DFI et Intel® FPGA IP PHY DDR4.

    Résolution

    Les signaux RAS/CAS/WE sont multiplexés avec les signaux d’adresse A[16:14] utilisant le signal ACT par protocole DDR4. Le bus AFI fournit un accès raw à ces broches.

    Le client doit utiliser une petite logique d’adaptation : cartographiez les signaux AFI correspondant à A[16:14] aux signaux DFI_ADDRESS pour A[16:14] lorsque le ACT_N est faible et à RAS/CAS/WE lorsque ACT_N est élevé.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.