ID de l'article: 000092968 Type de contenu: Dépannage Dernière révision: 19/05/2023

Pourquoi la taille de la barre dans le journal lspci ne correspond-elle pas à la taille configurée dans le paramètre IP lors de l’utilisation de Intel® Stratix® IP dure Avalon® 10 H-Tile/L-Tile Avalon® memory mapped (AvalonMM) pour PCI Expr...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-MM

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, il est possible que la taille de la barre dans le journal lspci ne correspond pas à la taille configurée dans le paramètre IP lors de l’utilisation de Intel® Stratix® ip dure 10 H-Tile/L-Tile Avalon® Memory Mapped (AvalonMM) pour PCI Express*.

    Résolution

    Ce problème est résolu dans Intel® Quartus® version 22.2 du logiciel Prime Pro Edition et plus encore.

    Produits associés

    Cet article concerne 4 produits

    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA SoC Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 TX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.