ID de l'article: 000092967 Type de contenu: Messages d'erreur Dernière révision: 07/05/2025

Erreur : (vopt-3373) La plage de sélection partielle [3:4] en 'data_out' [3:0] est inversée

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® Arria® 10 IP PHY Lite pour interfaces parallèles
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 22.3 et les versions antérieures du logiciel Quartus® Prime Pro Edition, il est possible que le message d’erreur suivant s’affiche lors de la simulation de conception de l’exemple IP PHY Lite for Parallel Interfaces avec la largeur de broche définie sur 4.

Erreur:.. /.. /ip/ed_sim/ed_sim_mem_0/altera_phylite_agent_191/sim/phylite_agent.sv(260) : (vopt-3373) La plage de sélection partielle [3:4] en 'data_out' [3:0] est inversée.

# ** Erreur (supprimable) : .. /.. /ip/ed_sim/ed_sim_mem_0/altera_phylite_agent_191/sim/phylite_agent.sv(260) : (vopt-2957) LSB 4 of part-select into 'data_out' est hors limites.

Résolution

Actuellement, aucune solution de contournement n’existe pour ce problème. Les largeurs de broche de 4 ou moins montrent ce problème, mais des largeurs de broche de 5 fonctionneront.

Produits associés

Cet article concerne 3 produits

FPGA et FPGA SoC Intel® Stratix® 10
FPGA et FPGA SoC Intel® Agilex™ 7
FPGA et FPGA SoC Intel® Arria® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.