ID de l'article: 000092820 Type de contenu: Dépannage Dernière révision: 20/05/2024

Pourquoi la valeur des données d’achèvement est-elle toujours nulle pour la cible CFGRd TLP par rapport au port amont en simulation lors de l’utilisation de l’IP de commutateur évolutive FPGA pour PCI Express ?

Environnement

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 22.3 et les versions antérieures du logiciel Quartus® Prime Pro Edition, les données d’achèvement de la cible CFGRd dans l’espace de configuration du port swith amont sont toujours nulles dans la simulation.

Résolution

Pour contourner ce problème, modifiez manuellement le répertoire de chemin d’accès du fichier d’initialisation de la mémoire (MIF) dans les fichiers en procédant comme suit :

  1. Ouvrez le fichier <project_directory>/ip/switch_upstream_port/switch_upstream_port_intel_pcie_sep_ptile_top_0/synth/switch_upstream_port_intel_pcie_sep_ptile_top_0.v.
  2. Modifiez le. MIF_DIRECTORY paramètre avec le chemin d’accès du projet et l’emplacement MIF, par exemple :

. MIF_DIRECTORY (« <project_directory>/ip/switch_upstream_port/ switch_upstream_port_intel_pcie_sep_ptile_top_0/intel_pcie_sep_ptile_top_211/synth/sep/mif »),

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ série F

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.