ID de l'article: 000092786 Type de contenu: Dépannage Dernière révision: 14/12/2022

Pourquoi y a-t-il une violation du timing de retrait lors de l’utilisation des Avalon® Intel® FPGA IP de streaming P-Tile Intel® FPGA IP pour PCI Express* ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition, il est possible que vous constatiez une violation de la synchronisation de retrait de « *|intel_pcie_ptile_ast_0|soft_logics|rst_ctrl|p*_reset_status_s_q » lors de l’utilisation d’un Intel® FPGA IP de streaming P-Tile Avalon® pour PCI Express*.

Résolution

Ce problème est résolu dans Intel® Quartus® version 22.3 du logiciel Prime Pro Edition et plus encore.

Produits associés

Cet article concerne 2 produits

FPGA Intel® Stratix® 10 DX
FPGA et FPGA SoC Intel® Agilex™ série F

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.