Pourquoi une erreur de génération logique Intel® Quartus® s’affiche-t-elle lors de la configuration de l’Intel® FPGA IP Direct PHY PMA/FEC F-tile en tant que FGT, mode de synchronisation PLL système, simple largeur, interface PMA 16 bits ?

En raison d’un bogue dans la version 22.3 et les versions antérieures du logiciel Intel® Quartus® Prime Pro Edition, il est possible qu’une erreur de génération logique s’affiche lors de la configuration de l’Intel® FPGA IP Direct PHY F-tile en tant que FGT, mode de synchronisation PLL système, largeur unique, interface PMA 16 bits.

L’erreur de génération logique Intel Quartus contient les éléments suivants :

Erreur(21843) : sys_clk_src == SYS_CLK_SRC_XCVR

Erreur(21843) : tx_aib_if_fifo_mode == TX_AIB_IF_FIFO_MODE_REGISTER

Erreur(21843) : tx_en == VRAI

Erreur(21843) : tx_excvr_if_fifo_mode == TX_EXCVR_IF_FIFO_MODE_PHASECOMP

Erreur(21843) : tx_primary_use == TX_PRIMARY_USE_DIRECT_BUNDLE

Erreur(21843) : tx_xcvr_width == TX_XCVR_WIDTH_16

Pour contourner cette erreur, procédez comme suit :

1. Ouvrez le fichier *.tlg.rpt dans le dossier output_files

2. Recherchez « bb_f_ehip_tx » et « bb_f_ehip_rx » dans la section « Rapport des paramètres IP de l’outil de génération logique » du fichier .tlg.rpt, puis copiez les chemins associés à bb_f_ehip_tx et bb_f_ehip_rx.

Les deux valeurs respectives ressembleront à l’exemple suivant :

fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx -entity top_devkit

fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_rx[0].rx_ehip.x_bb_f_ehip_rx -entity top_devkit

3. Ajoutez les deux affectations suivantes du fichier de paramètres Quartus (QSF), le champ <valeur> étant les deux chemins d’accès respectifs copiés à l’étape 2

set_instance_assignment -name HSSI_PARAMETER « tx_primary_use=TX_PRIMARY_USE_BUNDLE_SOFT_PIPE » -to <value>

set_instance_assignment -name HSSI_PARAMETER « rx_primary_use=RX_PRIMARY_USE_BUNDLE_SOFT_PIPE » -to <value>

L’affectation QSF complète ressemblera à l’exemple suivant :

set_instance_assignment -name HSSI_PARAMETER « tx_primary_use=TX_PRIMARY_USE_BUNDLE_SOFT_PIPE » -to fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx -entity top_devkit

set_instance_assignment -name HSSI_PARAMETER « rx_primary_use=RX_PRIMARY_USE_BUNDLE_SOFT_PIPE » -to fgt_10g_single|directphy_f_0|dphy_hip_inst|persystem[0].perehip_rx[0].rx_ehip.x_bb_f_ehip_rx -entity top_devkit

4. Enregistrez le QSF et compilez la conception.

Ce problème sera résolu dans une prochaine version du logiciel Intel® Quartus Prime Pro Edition.