ID de l'article: 000092684 Type de contenu: Information et documentation de produit Dernière révision: 22/11/2023

Quelle est l’équation permettant d’estimer le temps de configuration lors de l’utilisation du mode Normal ou du mode Page et d’une largeur de données flash de 32 dans le Intel® FPGA IP PFL (Parallel Flash Loader) ?

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP pour chargeur Flash parallèle
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Utilisez les équations suivantes lorsque vous utilisez le mode Normal ou le mode Page et une largeur de données flash de 32 dans le chargeur Flash parallèle Intel® FPGA IP.

Résolution

Cflash=Caccess/4

Les autres équations sont les mêmes que celles de la largeur de données flash de 16 indiquées dans le tableau 19. Équations du mode FPP et PS pour le chargeur flash parallèle (PFL) du chargeur flash parallèle Intel® FPGA IP Guide de l’utilisateur.

Produits associés

Cet article concerne 5 produits

FPGA et FPGA SoC Intel® Agilex™ 7
Intel® Arria®
Intel® Cyclone®
Intel® MAX®
Intel® Stratix®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.