ID de l'article: 000092461 Type de contenu: Dépannage Dernière révision: 15/04/2024

Y a-t-il des problèmes connus dans le rapport de compilation All Package Pins du logiciel Quartus® Prime Pro Edition lors du ciblage des appareils Agilex™ 7 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, lorsque vous compilez une conception ciblant les appareils Agilex™ 7 à l’aide du logiciel Quartus® Prime Pro Edition version 22.3 et antérieure, les problèmes suivants apparaîtront dans le rapport de compilation All Package Pins :

    1. La direction d’E/S de PWRMGT_SCL et de PWRMGT_SDA est affichée en sortie. Toutefois, cette direction d’E/S est incorrecte. Ils doivent être affichés comme enchérisseurs.

    2. Le nom de la broche SDM attribuée à HPS_COLD_nRESET est affiché comme HPS_COLD_RESET, et la direction d’E / S de cette broche est affichée comme sortie, Cependant, cette information est incorrecte. Le nom de la broche doit être affiché comme HPS_COLD_nRESET et la direction des E/S doit être enchérir.

    Résolution

    Ces problèmes devraient être résolus dans une future version du logiciel Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.