ID de l'article: 000092452 Type de contenu: Dépannage Dernière révision: 15/08/2023

Pourquoi est-ce que je vois des problèmes de stabilité avec les exemples de conception JESD204C qui utilisent le Intel® FPGA IP F-Tile JESD204C en bouclage externe ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition, les exemples de conception JESD204C qui utilisent le Intel® FPGA IP F-Tile JESD204C en bouclage externe peuvent rencontrer des problèmes de stabilité.

    Selon la variante exacte que vous utilisez, ces problèmes peuvent se manifester par des événements emb_unlock_err, sh_unlock_err, rx_gb_underflow_err, cmd_par_err, invalid_eoemb, invalid_eomb, invalid_sync_header et lane_deskew_err.

    Résolution

    Un correctif est disponible pour résoudre ce problème pour le logiciel Intel® Quartus® Prime Pro Edition version 22.3.
    Téléchargez et installez patch 0.11 à partir du lien approprié ci-dessous, puis régénérez votre fichier de programmation.

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série I

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.