Pourquoi mon exemple de conception multi-instance pour le Intel® FPGA Hard IP Ethernet F-tile ne parvient-il pas à atteindre une liaison intermittente ?

En raison d’un problème dans la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition, la logique de réinitialisation de l’exemple de conception multi-instance pour le Intel® FPGA Hard IP Ethernet F-tile n’est pas correctement implémentée. Cela entraîne des défaillances de liaison intermittentes lors de l’activation initiale de l’exemple de conception. Ce problème existe pour tous les exemples de conception multi-instances, quelle que soit la variante IP.

Pour contourner ce problème, procédez comme suit :

1. Accédez au répertoire <nom de l’exemple de conception>/hardware_test_design/.
2. Ouvrez le fichier eth_f_hw.v . Il s’agit du niveau supérieur de l’exemple de conception.
3. Modifiez la ligne suivante :

DE:

assigner rst_n[i] = arst;

À:

assigner rst_n[i] = source_rst_n;

4. Compilez l’exemple de conception.

Ce problème est résolu à partir de la version 22.4 du logiciel Intel® Quartus® Prime Pro Edition.