ID de l'article: 000092449 Type de contenu: Dépannage Dernière révision: 18/11/2024

Pourquoi est-ce que je vois des problèmes de stabilité avec l’exemple de conception de reconfiguration dynamique qui utilise l’IP de FPGA multidébit Ethernet F-Tile avec les PMA FGT en boucle externe ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.3 du logiciel Quartus® Prime Pro Edition, les exemples de conception de reconfiguration dynamique qui utilisent l’IP FPGA multidébit Ethernet F-Tile dans le bouclage externe avec FGT PMA peuvent rencontrer des problèmes de stabilité.

    Selon la variante multidébit exacte que vous utilisez, ces problèmes peuvent se manifester par des incompatibilités entre le nombre de paquets, des échecs de précision PTP, des délais d’attente prêts pour PTP, des échecs d’initialisation PTP, des valeurs inattendues du registre d’état PTP, des délais d’attente prêts pour le PCS RX, des échecs de verrouillage FEC RX ou des délais de validité des paquets RX.

    Résolution

    Un correctif est disponible pour résoudre ce problème pour le logiciel Quartus® Prime Pro Edition version 22.3.
    Téléchargez et installez patch 0.11 à partir du lien approprié ci-dessous, puis régénérez votre fichier de programmation.

    Ce problème est résolu à partir de la version 22.4 du logiciel Quartus Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série I

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.