ID de l'article: 000092435 Type de contenu: Dépannage Dernière révision: 15/06/2023

Pourquoi l’interface Generic Serial Flash Intel® FPGA IP être suspendue si les avl_csr et les avl_mem sont accessibles en même temps ?

Environnement

    Logiciel de conception Intel® Quartus® Prime
    FPGA Intel® IP pour interface Flash série générique
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Ce problème apparaîtra dans le logiciel Intel® Quartus® Prime lorsqu’il accède à l’interface d’agent Avalon® mémoire mapée pour la RSE et à l’interface agent Avalon® mémoire maqué pour les ports d’accès à la mémoire en même temps dans l’interface générique Serial Flash Intel® FPGA IP.
Les deux ports doivent être consultés à des moments différents.

Résolution

Il n’y a pas de solution de contournement. Nous vous recommandons d’accéder aux deux ports séparément.

Pour plus d’informations, reportez-vous au Guide de l’utilisateur de l’interface flash série générique Intel® FPGA IP signal.

Produits associés

Cet article concerne 4 produits

FPGA et FPGA SoC Intel® Agilex™ 7
Intel® Arria®
Intel® Cyclone®
Intel® Stratix®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.