En raison d’un problème dans la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition, cette erreur peut se produire lors de l’élaboration à l’aide de la version 21.09.003 du simulateur Cadence* Xcelium*. L’erreur se produit lorsqu’un fichier de netlist Verilog HDL (.vo) post-fit ou post-synthèse généré par le logiciel Intel® Quartus® Prime Pro Edition EDA Netlist Writer est compilé en tant que fichier Verilog HDL.
Pour contourner ce problème, compilez le fichier .vo en tant que fichier SystemVerilog HDL en ajoutant le commutateur -sv à la commande xmvlog.
Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.