ID de l'article: 000092301 Type de contenu: Messages d'erreur Dernière révision: 23/11/2024

Pourquoi l’exemple de conception O-RAN FPGA IP signale-t-il une erreur de trame Rx 0x00000001 lors de l’exécution sur du matériel ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lors de l’exécution de l’exemple de conception O-RAN FPGA IP pour l’IP matérielle Ethernet 25G sur le matériel, des erreurs s’affichent dans la fenêtre de la console système :

    Erreur de trame Rx 0x00000001

    Ce problème se produit lorsque le script oran_agilex.tcl est sourcé sans aucune erreur, la commande chkphy_status est émise, les fréquences d’horloge sont correctement définies et la fréquence RX est verrouillée comme prévu. Cependant, une erreur de trame est observée.

    Résolution

    Pour contourner ce problème, générez l’IP Ethernet en utilisant le RS-FEC (528,514) au lieu de Firecode, recompilez la conception, programmez le FPGA avec le fichier nouvellement généré et suivez les étapes comme mentionné dans le guide de l’utilisateur. Aucune erreur de trame RX ne doit être observée avec ces modifications.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série I

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.