ID de l'article: 000092243 Type de contenu: Messages d'erreur Dernière révision: 08/02/2023

Erreur (19433) : Le transfert entre un DSP ou une RAM (nom du signal) à l’aide d’une logique (nom du signal) rend impossible le transfert de synchronisation

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous obteniez ce message d’erreur lors de la compilation de la conception en connectant des interfaces de mémoire externe Intel® Stratix® 10 FPGA IP pour bloquer la RAM directement à l’aide du logiciel Intel® Quartus® Prime Pro Edition.

    Résolution

    Vous pouvez éviter cette erreur en ajoutant une ou plusieurs étapes de pipeline entre les interfaces de mémoire externe Intel® Stratix® 10 FPGA IP et la RAM de bloc.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.