ID de l'article: 000092164 Type de contenu: Information et documentation de produit Dernière révision: 26/11/2024

Quelles normes d’E/S prennent en charge l’affectation VCCIO_XX VREF_MODE (Internal VREF) lors de l’utilisation de périphériques Stratix® 10 ?

Environnement

    Logiciel de conception Intel® Quartus® Prime
    FPGA Intel® Stratix® 20 IP pour interfaces de mémoire externe
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour les périphériques Stratix® 10, POD-12, SSTL-12, HSTL-12 Classe I et Classe II sont des normes d’E/S qui prennent en charge le VREF interne. Cependant, le VREF interne n’est disponible que pour les cas d’utilisation d’interface mémoire externe (EMIF).

Résolution

Différentes applications ou protocoles disposeront de différentes options de normes d’E/S qui prennent en charge le VREF interne. Vous trouverez de plus amples informations à ce sujet dans le Guide de l’utilisateur des interfaces de mémoire externe Stratix® 10 FPGA IP.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.