ID de l'article: 000092103 Type de contenu: Dépannage Dernière révision: 07/11/2023

Pourquoi le mode verrouillage à référence (LTR) ne fonctionne-t-il pas pour F-Tile PMA/FEC Direct PHY Intel® FPGA IP ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 23.1 et les versions antérieures du logiciel Intel® Quartus® Prime Pro Edition, le mode de verrouillage à référence (LTR) ne peut pas être activé pour les Intel® FPGA IP F-Tile PMA/FEC Direct PHY.

    Résolution

    Il n’existe aucune solution de contournement pour le type PMA FGT avec PAM4 et le type PMA FHT avec PAM4/NRZ.
    Toutefois, il existe une solution de contournement pour l’attachement au support physique (PMA) de type FGT avec non-retour à zéro (NRZ) pour éviter ce problème dans le logiciel Intel® Quartus® Prime Pro Edition version 23.1 et antérieure.

    Les étapes suivantes sont un exemple de conception de voie de signalisation :

    1. Ajoutez les affectations QSF suivantes dans le fichier .qsf du projet :
    • set_instance_assignment -name HSSI_PARAMETER « flux_mode=FLUX_MODE_BYPASS » -to rx_serial_data[0] -entity top

    • set_instance_assignment -name HSSI_PARAMETER « flux_mode=FLUX_MODE_BYPASS » -to tx_serial_data[0] -entity top

    • set_instance_assignment -name HSSI_PARAMETER « engineered_link_mode=ENABLE » -to rx_serial_data[0] -entity top

    • set_instance_assignment -name HSSI_PARAMETER « engineered_link_mode=ENABLE » -to tx_serial_data[0] -entity top

    • set_instance_assignment -name HSSI_PARAMETER « rx_adapt_mode=RX_ADAPT_MODE_STATIC_EQ » -to rx_serial_data[0] -entity top

    Remarque : remplacez « rx_serial_data[0] » par le signal du récepteur de votre conception.

    Remplacez « tx_serial_data[0] » par le signal émetteur de votre conception.

    Remplacez « top » par le nom de l’entité de niveau supérieur de votre design.

    Pour une conception multivoie, vous devez avoir les 5 affectations ci-dessus pour chaque voie.

    2. Recompilez et programmez votre conception.

    3. Via le chemin de données Avalon® l’interface mappée en mémoire, écrivez le registre CSR rx_ignore_locked2data 0x818[0] avec la valeur 1'b1

    4. Affirmer rx_reset

    5. Grâce à l’interface PMA Avalon à mémoire mappée, écrivez les registres suivants avec la valeur 1'b1 :

    • 0x41680[28]

    • 0x41680[24]

    • 0x41580[31]

    • 0x41580[30]

    6. Déaffirmez rx_reset

    Ce problème sera résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série I

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.