En raison d’un problème dans la version 22.2 et les versions antérieures du logiciel Quartus® Prime Pro Edition, vous pouvez voir cette erreur lors de la compilation sur les conceptions avec Signal Tap activé et une instance de l’IP du FPGA de contrôle d’horloge. Actuellement, les portes sectorielles inter-partitions ne sont pas prises en charge.
Pour contourner ce problème, modifiez le paramètre Type d’activation de l’horloge dans l’éditeur de paramètres IP du contrôle d’horloge FPGA du niveau du secteur distribué au niveau racine et recompilez.