ID de l'article: 000092061 Type de contenu: Dépannage Dernière révision: 15/08/2023

Pourquoi n’y a-t-il pas de sortie vidéo après la programmation du SDI II Intel® FPGA IP conception multi-rate ou triple rate avec le périphérique Intel Agilex® 7 à l’aide du programmateur Intel® Quartus® Prime Pro Edition Software v22.2 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le programmateur Intel® Quartus® Prime Pro Edition version 22.2, aucune sortie vidéo SDI II n’est affichée du côté du récepteur lors de l’utilisation des conceptions SDI II Intel® FPGA IP multi-débit ou triple débit sur Intel Agilex® 7 appareils. Cela est dû au fait que le signal rx_ready n’est pas activé après la reconfiguration dynamique de l’émetteur-récepteur PHY F-Tile. Ce problème affecte tous les exemples de conception SDI II Intel® FPGA IP qui prennent en charge la reconfiguration dynamique.

    Résolution

    Un correctif est disponible pour résoudre ce problème pour le programmateur Intel® Quartus® Prime Pro Edition version 22.2.

    Téléchargez et installez le correctif 0.06 à partir des liens suivants :

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.