ID de l'article: 000092054 Type de contenu: Dépannage Dernière révision: 22/09/2022

Pourquoi TdiVW_total et les VdiVW_total de l’interface GRAPHIQUE IP des interfaces de mémoire externe ne changent pas lorsque la mémoire a été sélectionnée et que la vitesse de la mémoire a été modifiée ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 20 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans le logiciel Intel® Quartus® Prime, lorsque vous accédez à l’interface utilisateur graphique (GUI) d’Interfaces de mémoire externe (IP) et cliquez sur l’onglet Mem Timing , il existe deux paramètres : TdiVW_total et VdiVW_total. Ces valeurs de paramètre ne changent pas lorsque vous modifiez le prédéfinet du périphérique mémoire. Cela est incorrect car selon la norme JEDEC et ces paramètres dépendent de la vitesse de mémoire du bin.

    Résolution

    Vous devez toujours fournir les valeurs TdiVW_total et VdiVW_total en fonction de la fiche technique du périphérique mémoire.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ série F

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.