En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, il est possible que vous voyiez cette erreur interne lors de la compilation de Intel Agilex® 7 FPGA comprenant les Intel® FPGA IP LVDS SERDES. Cette erreur se produit lorsque les débits de données des blocs RX et TX ne sont pas les mêmes.
Pour contourner ce problème, modifiez les débits des blocs RX et TX afin qu’ils soient les mêmes.
Ce problème est résolu à partir de la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.