ID de l'article: 000091814 Type de contenu: Dépannage Dernière révision: 20/06/2023

Pourquoi mon lien n’est-il pas disponible lorsque j’utilise un module optique 400G dans mon Intel Agilex® 7 FPGA série F ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    Pour le Intel Agilex® 7 FPGA émetteur-récepteur F-Tile FGT au-dessus de la conception PAM4 50G, pour que l’adaptation réussisse lors de l’utilisation de modules optiques 400G pour le bouclage, vous devez définir le mode support sur VSR/Fibre optique.

    Résolution

    Pour contourner ce problème, reportez-vous au processus set_media_mode dans le fichier .tcl suivant :

    ttk_helper_fgt_eth.tcl


    Pour configurer le mode multimédia sur VSR/fibre optique, procédez comme suit :

    1. Pour les canaux logiques 0 à 15, 0xFFFFC[1:0] valeur de retour indique l’emplacement physique du canal logique 0. Si la valeur de retour est de 2'b00, cela signifie que le canal logique 0 est situé dans la voie physique 0. 2'b01 signifie que le canal logique 0 est situé dans la voie physique 1, 2'b10 signifie voie physique 2, et 2'b11 signifie voie physique 3. Cette valeur de retour s’applique aux 16 canaux logiques.
    2. 0x1FFFFC[1:0] valeur de retour indique l’emplacement physique du canal logique 1.
      0x2FFFFC[1:0] valeur de retour indique l’emplacement physique du canal logique 2.
      ...
      0x8FFFFC[1:0] valeur de retour indique l’emplacement physique du canal logique 8.
    3. Pour Ch0 ~ Ch3, procédez comme suit :
      a) Écrivez 0x14a (lane_number)64 pour adresser 0x9003C.
      b) L’adresse de sondage 0x90040 jusqu’au bit 14 = 0 et bit 15 = 1.
      c) Écrivez 0x142(lane_number)64 pour adresser 0x9003C.
      d) Adresse de sondage 0x90040 jusqu’au bit 14 = 0 et bit 15 = 0.

      Si vous souhaitez revenir par défaut, suivez ces étapes :
      a) Écrivez 0x10a (lane_number)64 pour 0x9003C
      b) L’adresse de sondage 0x90040 jusqu’au bit 14 = 0 et bit 15 = 1.
      c) Écrivez 0x102(lane_number)64 pour 0x9003C d’adresse.
      d) Adresse de sondage 0x90040 jusqu’au bit 14 = 0 et bit 15 = 0.
    4. Pour Ch4 ~ Ch7, procédez comme suit :
      a) Écrivez 0x14a (lane_number)64 pour adresser 0x49003C.
      b) L’adresse du sondage 0x490040 jusqu’au bit 14 = 0 et bit 15 = 0.
      c) Écrivez 0x142(lane_number)64 pour 0x49003C d’adresse.
      d) L’adresse du sondage 0x490040 jusqu’au bit 14 = 0 et bit 15 = 1.

      Si vous souhaitez revenir par défaut, suivez ces étapes :
      a) Écrivez 0x10a (lane_number)64 pour adresser 0x49003C.
      b) L’adresse de sondage 0x490040 jusqu’au bit 14 = 0 et bit 15 = 1.
      c) Écrivez 0x102(lane_number)64 pour adresser 0x49003C.
      d) L’adresse du sondage 0x490040 jusqu’au bit 14 = 0 et bit 15 = 0.

    Ce problème est résolu à partir de la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 3 produits

    Kits de développement pour FPGA Intel® Agilex™ série I
    Pilote Intel® FPGA Download Cable
    FPGA et FPGA SoC Intel® Agilex™

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.