ID de l'article: 000091750 Type de contenu: Connectivité Dernière révision: 15/05/2023

Pourquoi les broches IO_PLL_REFCLK ont-ils été supprimées dans les Directives de connexion des broches FPGA Intel Agilex® ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans les Directives de connexion des broches FPGA Intel Agilex® et le fichier de brochage du logiciel Intel® Quartus® Prime, vous remarquerez IO_PLL_REFCLK_[12A,12C,13A,13C]_GXF a été supprimé.

Résolution

Cela est dû à l’utilisation d’un logiciel Intel® Quartus® Prime qui utilise une IP interne Intel®. Intel vous recommande de connecter cette broche au sol à l’aide d’une résistance de 0 Ohm.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Agilex™ 7

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.