Pourquoi la compilation Intel® Quartus® Prime Pro échoue-t-elle pendant l’étape d’analyse et de synthèse alors qu’aucun kit de développement n’est sélectionné dans l’exemple de conception Intel® FPGA IP F-tile SDI II avec AXIS-VVP Full acti...

En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition, le message d’erreur suivant s’affiche lors de Intel® Quartus® compilation Prime Pro lors de la génération de l’exemple de conception de Intel® FPGA IP F-tile SDI II avec AXIS-VVP Full activé et Aucun kit de développement n’est sélectionné :

• Erreur(20521) : la référence d’entrée d’IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll est pilotée par une source illégale : une broche virtuelle. La source d’une référence IOPLL doit être une autre broche d’entrée IOPLL ou une broche d’entrée refclk dédiée

Pour contourner ce problème, lorsque vous sélectionnez No Development Kit in F-tile SDI II Intel® FPGA IP Design Example with AXIS-VVP Full activé, la ligne de commentaires <set_instance_assignment -name VIRTUAL_PIN ON -to clk_3a_gpio_p_2> dans les paramètres du fichier QSF (Intel® Quartus® Settings File) et recompilez la conception.

Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.