ID de l'article: 000091738 Type de contenu: Dépannage Dernière révision: 15/08/2023

Pourquoi l’indicateur d’état de la Intel® FPGA IP HDMI Le bit 0 (clock_detected) du registre SCDCS est-il toujours nul lorsqu’il est lu ?

Environnement

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans le logiciel Intel® Quartus® Prime Pro Edition version 21.3 du Intel® FPGA IP HDMI, lors de la lecture de l’indicateur d’état SCDCS register bit 0 (clock_detected), il retournera à tort la valeur 0. Ce problème affecte uniquement les conceptions qui utilisent le Intel® FPGA IP HDMI en mode TMDS.

Résolution

Pour contourner ce problème lors de l’utilisation du logiciel Intel® Quartus® Prime Pro Edition version 21.3 du Intel® FPGA IP HDMI, installez le correctif 0.43.

Télécharger le correctif Intel® Quartus® Prime Pro Edition version 21.3 Patch 0.43 pour Windows (.exe)

Télécharger le correctif Intel® Quartus® Prime Pro Edition version 21.3 Patch 0.43 pour Linux (.run)

Télécharger le fichier Readme pour Intel® Quartus® édition Prime Pro version 21.3 Patch 0.43 (.txt)

Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 3 produits

FPGA et FPGA SoC Intel® Arria® 10
FPGA Intel® Cyclone® 10
FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.