ID de l'article: 000091659 Type de contenu: Information et documentation de produit Dernière révision: 01/09/2022

Y a-t-il des mises à jour ou des modifications aux derniers modèles Intel® Stratix® 10 IBIS ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Oui, il y a quelques mises à jour/modifications des derniers modèles Intel® Stratix® 10 IBIS, stratix10 models.xls (liste des modèles) et stratix10_v3p0.estas (fichier IBIS à l’intérieur du stratix10.zip), qui sont répertoriés ci-dessous

1. Dans le fichier stratix10 models.xls, nous avons supprimé les noms de modèles dsstl12, d puce12, sstl12 et pod12 IBIS avec des paramètres de combinaison de p0 et s1 ou p0 et de terminaison sur puce (OCT).

Cela s’explique par le fait que les modèles dsstl12, dhôtes12, sstl12 et pod12 sont incorrectement répertoriés avec un paramètre de pré-accent de 0 (p0). Ces normes d’E/S ne prennent pas en charge le paramètre de pré-accent de 0 lorsque le taux de fiente est de 1.


2. Dans le fichier stratix10_v3p0.achs, nous avons ajouté le nom de modèle sstl18ii_in_hps_lv IBIS sous le mot-clé [Pin].

Cela est dû au fait que le modèle sstl18ii_in_hps_lv existe, mais qu’il ne figure pas dans la section de l’ensorcement, sous le mot-clé [Pin].

 

3. dans les fichiers stratix10_v3p0.s et stratix10 models.xls, nous avons supprimé le paramètre « p0 » de 1.2V, 1.5V, 1.8V, 2.5V, 3.0V LVCMOS et 3.0V LVTTL IBIS.

Cela est dû au fait que les modèles de 1,2V, 1,5V, 1,8 V, 2,5V, 3.0V LVCMOS et 3.0V LVTTL contiennent incorrectement le paramètre p0. Ces normes d’E/S ne prennent pas en charge la fonctionnalité de pré-accent.

 

4. Dans le fichier stratix10 models.xls, nous avons ajouté le nom de modèles LVCMOS IBIS 1,8 V pris en charge pour la banque des E/S HPS.

Cela s’explique par le fait que le nom des modèles LVCMOS IBIS 1,8V pris en charge par la banque d’E/S HPS ne se trouve pas dans le fichier stratix10 models.xls. Les modèles manquants sont
Un.    18_io_d10s0_hps_lv
B.    18_io_d10s1_hps_lv
c. 18_io_d12s0_hps_lv
d. 18_io_d12s1_hps_lv
E.    18_io_d16s0_hps_lv
F.    18_io_d16s1_hps_lv
G.    18_io_d2s0_hps_lv
h.    18_io_d4s0_hps_lv
i. 18_io_d4s1_hps_lv
J.    18_io_d6s0_hps_lv
K.    18_io_d6s1_hps_lv
l. 18_io_d8s0_hps_lv
m. 18_io_d8s1_hps_lv
¡n.    18_io_r25_hps_lv
O.    18_io_r50_hps_lv

Résolution

Les fichiers Intel® Stratix® 10 models.xls et stratix10_v3p0.stratix10_v3p0.s seront corrigés lors d’une révision ultérieure.

 

 

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.