ID de l'article: 000091477 Type de contenu: Messages d'erreur Dernière révision: 12/09/2023

Pourquoi l’exemple de conception du Intel® FPGA IP MAC Ethernet 10G faible latence échoue-t-il dans la compilation ?

Environnement

  • Logiciel de conception Intel® Quartus® Prime
  • FPGA Intel® IP MAC Ethernet 10G faible latence
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 22.1 du logiciel Intel® Quartus® Prime Pro Edition, l’exemple de conception du Intel® FPGA IP MAC Ethernet 10G faible latence généré à l’aide de l’exemple de conception prédéfini 10GBase-R ne parvient pas à compiler avec le message d’erreur comme indiqué ci-dessous.

    Erreur : Erreur lors de l’ouverture de /alt_em10g32_0_EXAMPLE_DESIGN/LL10G_10GBASER/rtl/address_dec/ip/address_dec/address_dec_merlin_mstr_trans_0.ip.

    Résolution

    Ce problème est résolu à partir de la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 5 produits

    FPGA et FPGA SoC Arria® V
    FPGA Intel® Cyclone® 10
    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA Stratix® V
    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.