En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition et versions antérieures, vous pouvez voir le message d’erreur ci-dessous si votre conception comprend le Avalon® Intel® FPGA IP de streaming R-tile pour PCI Express* IP avec prise en charge MSI-X de PF0 activée lors de l’exécution de « générer HDL » dans l’éditeur de paramètres IP Pro.
Erreur : intel_rtile_pcie_ast_0 : les paramètres hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_pf0_msix_table_offset_reg_pci_msix_bir hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_virtual_pf0_msi_enable avec les valeurs 2 désactivent l’échec de la règle de satisfaction rnra_rnr_pcie_ip16 : pf0_msix_table_offset_reg_pci_msix_bir_rule
Erreur : intel_rtile_pcie_ast_0 : les paramètres hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_pf0_msix_table_offset_reg_pci_msix_bir hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_virtual_pf0_msi_enable avec les valeurs 2 désactivent l’échec de la règle de satisfaction rnra_rnr_pcie_ip16 : pf0_msix_table_offset_reg_pci_msix_bir_rule
Erreur : générer des qsys a échoué avec le code de sortie 1 : 2 erreurs, 0 avertissements
Pour contourner ce problème, activez la prise en charge de MSI et MSI-X sur PF0 pour générer avec succès du code HDL pour votre configuration IP.
Ce problème est résolu à partir de la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.