ID de l'article: 000091403 Type de contenu: Dépannage Dernière révision: 15/08/2023

Pourquoi l’O-RAN donne-t-Intel® FPGA IP il des valeurs incorrectes lorsque la compression en virgule flottante de bloc est activée ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans l’O-RAN Intel® FPGA IP version 1.6.0 et antérieure, vous pouvez voir que l’O-RAN Intel FPGA IP donne des valeurs incorrectes lorsque la compression en virgule flottante de bloc est activée.

    Lorsque la valeur initiale du PRB est presque saturée à la valeur positive maximale, l’IP FPGA Intel O-RAN peut générer une valeur négative de PRB compressé.

    Par exemple, la valeur PRB d’origine « 8180 » est compressée sur 9 bits à l’aide de la valeur d’exposant « 5 » et la valeur PRB compressée est générée à tort comme 256 (0x100). La valeur compressée devrait être décompressée au format 16 bits et la valeur attendue est 8192 (0x2000). Cependant, le résultat décompressé devient 8192(0xE000).

    Ce problème affecte l’IqWidth de '8' à '15'.

    Le Intel® FPGA IP Fronthaul Compression présente le même problème.

    Résolution

    Ce problème est résolu à partir du Intel® FPGA IP O-RAN et du Intel FPGA IP Webcore Fronthaul Compression version 22.2.

    Produits associés

    Cet article concerne 3 produits

    FPGA et FPGA SoC Intel® Arria® 10
    FPGA et FPGA SoC Intel® Stratix® 10
    FPGA et FPGA SoC Intel® Agilex™ 7

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.