En raison d’un problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition, vous pouvez rencontrer des problèmes de liaison lors de l’utilisation des variantes PMA F-Tile Serial Lite IV Intel® FPGA IP FHT chez NRZ F50G et PAM4 F100G lors de l’exécution de l’exemple de conception console système TCL.
Pour contourner ce problème dans la version 22.2 du logiciel Intel® Quartus® Prime Pro Edition, après avoir généré l’exemple de conception Intel® FPGA IP F-Tile Serial Lite IV, remplacez l’expression de calcul des voies comme indiqué ci-dessous dans le fichier ed_hwtest/system_console/sliv_ftile.tcl.
FHT NRZ 48G-58G:
proc wait_for_pcs_ready { } {
...
Ligne 201 : ensemble actual_lane $lanes → ensemble actual_lane [expr $lanes >> 1]
...
}
proc sl4_link_init_int_lpbk {val} {
...
Ligne 1071 : réglé real_lanes $lanes → real_lanes [expr $lanes >> 1]
...
}
FHT PAM4 96G-116G :
proc wait_for_pcs_ready { } {
...
Ligne 199 : réglé actual_lane [expr $lanes >> 1] → défini actual_lane [expr $lanes >> 2]
...
}
proc sl4_link_init_int_lpbk {val} {
...
Ligne 1068 : réglé real_lanes [expr $lanes >> 1] → réglé real_lanes [expr $lanes >> 2]
...
}
Ce problème est résolu à partir de la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.