ID de l'article: 000091250 Type de contenu: Dépannage Dernière révision: 20/03/2023

Comment effectuer un alignement de mots dans l’émetteur-récepteur Intel® FGT ou FHT F-Tile PMA/FEC Direct PHY Intel® FPGA IP ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il n’existe aucune fonction logique d’alignement de mot dans l’émetteur-récepteur FGT ou FHT Intel® du PHY F-Tile PMA/FEC Direct Intel® FPGA IP lorsque vous n’utilisez pas le FEC.

     

    Résolution

    Lorsque vous n’utilisez pas le FEC dans l’émetteur-récepteur Intel® FGT ou FHT F-Tile PMA/FEC Direct PHY Intel® FPGA IP, vous pouvez implémenter votre propre logique d’alignement de mots sur le bus rx_parallel_data dans le fabric FPGA.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.