ID de l'article: 000091217 Type de contenu: Information et documentation de produit Dernière révision: 01/06/2023

Quels sont les détails des restrictions sur les broches à deux usages sur Intel Agilex® 7 appareils ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Si vous utilisez le mode de streaming Avalon® x16 ou Avalon mode de configuration du streaming x32 sur Intel Agilex® 7 série F 019/023, Intel Agilex® 7 série I 019/023 et les appareils à venir, il existe des restrictions d’utilisation des broches à deux usages pour éliminer le besoin de mettre sous tension le FPGA lorsque le FPGA entrer dans l’état d’erreur rare irrécupérable.

    Résolution

    Reportez-vous au tableau suivant pour connaître les restrictions sur les broches à deux usages pour Avalon schéma de configuration du streaming x16 ou x32.

    Broches double usageAvalon® streaming x16Avalon streaming x32
    Non utilisé en mode utilisateurUtilisé en mode utilisateurNon utilisé en mode utilisateurUtilisé en mode utilisateur
    AVST_CLKRéglage:
    Comme indiqué dans les trois états de l’entrée
    Paramètres : utilisez comme E/S régulières
    Connexion des broches : utilisé comme entrée et attribuer TOUTES les broches dans la cession des broches.
    Réglage:
    Comme indiqué dans les trois états de l’entrée
    Paramètres : utilisez comme E/S régulières
    Connexion des broches : utilisé comme entrée et attribuer TOUTES les broches dans la cession des broches.
    AVST_VALID
    AVST_DATA[15:0]
    AVST_DATA[31:16]Aucune restriction ; peut être n’importe quel paramètre.

    Notes:

    1. Toutes les broches du même nom de groupe doivent être affectées à la broche physique de la répartition des broches. Par exemple, si seulement 2 broches sur 16 des broches de AVST_data[15:0] sont utilisées, les 16 broches doivent être affectées aux broches physiques, y compris les broches non utilisées dans la conception de l’utilisateur.

    2. Toutes les broches affectées à la répartition des broches doivent être dans un état connu, soit par une mise à l’arrêt faible, soit par une mise à l’arrêt.

    3. Cette restriction n’est pas applicable aux Intel Agilex® les périphériques séries 7 F 012/014/022/027 et Intel Agilex® série I 7 022/027.

    Vous trouverez des informations ci-dessus dans Intel Agilex® Guide de configuration de l’utilisateur.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.