En raison du problème avec le sous-composant de la mémoire sur puce II (RAM ou ROM) Intel FPGA IP introduit dans la version 21.4 du logiciel Quartus® Prime Pro Edition, lorsque vous activez la fonctionnalité Éditeur de contenu de mémoire dans le système dans l’Intel FPGA IP Mémoire sur puce II (RAM ou ROM), tous lus à partir de 0x00 décalés à l’aide de la mémoire sur puce II (RAM ou ROM) Intel FPGA IP Le port esclave Avalon-MM ne sera pas valide. Les données renvoyées seront les mêmes que celles de la transaction précédente.
Pour contourner ce problème, décochez la case Activer l’éditeur de contenu dans la mémoire système dans l’éditeur de paramètres Intel FPGA IP mémoire sur puce II (RAM ou ROM). Si vous avez besoin de lire ou de modifier du contenu mémoire, connectez JTAG à Avalon pont maître Intel FPGA IP au port esclave Avalon MM sur le Intel FPGA IP mémoire sur puce II (RAM ou ROM). Vous pouvez ensuite utiliser la console système pour interfacer le contenu de la mémoire à des fins de débogage.