ID de l'article: 000091170 Type de contenu: Messages d'erreur Dernière révision: 31/03/2023

Erreur (19261) : le signal pcie_rstn_pin_perst a été limité à un emplacement qui est une broche à deux usages qui peut être utilisée par le PCIe HIP comme nPERST.

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Hard IP pour PCI Express* Intel® Stratix® 10 Avalon-ST
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’erreur suivante s’affiche lors de la compilation d’une conception comprenant la Intel® Stratix® 10 IP dure pour PCI Express ciblant un périphérique OPN 1SG040*.
    L’broche nPERSTL0 de ce package de périphériques a deux usages et se trouve dans une banque 3.0 V.

    Erreur (19261) : le signal pcie_rstn_pin_perst a été limité à un emplacement qui est une broche à deux usages qui peut être utilisée par le PCIe HIP comme nPERST.

    Résolution

    Lorsque vous utilisez cette broche comme NPERST PCI Express avec les normes d’E/S de 1.2 V, 1.5 V, 1.8 V, 2.5 V ou 3.0 V LVTTL, la cession suivante doit être ajoutée dans le fichier des paramètres du logiciel Intel® Quartus® Prime (.qsf) pour désactiver l’utilisation GPIO et résoudre l’erreur.
    set_instance_assignment nom USE_AS_3V_GPIO activé - à pin_name

    Exemple:
    set_instance_assignment nom USE_AS_3V_GPIO activé - à pcie_rstn_pin_perst

    Ce problème est résolu à partir de la version 21.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.