ID de l'article: 000091014 Type de contenu: Dépannage Dernière révision: 15/02/2023

Pourquoi l’interface de reconfiguration IP dure est-elle dans l’blocage lors de l’utilisation du Intel® FPGA IP PCI-Tile pour PCI Express* ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’une limitation dans la Intel® FPGA IP PCI Express* de PCI Express* avec la version 22.2 du logiciel Prime Pro Edition Intel® Quartus®, l’interface de reconfiguration IP dure peut être bloquée avec l’affirmation de « hip_reconfig_waitrequest_o ». Le problème ne peut pas être résolu en réinitialisant le Intel® FPGA IP P-Tile pour PCI Express* à l’aide du « pin_perst_n ».

    Résolution

    Pour éviter ce problème, veillez à ce que l’interface de reconfiguration IP dure n’soit pas utilisée pendant le dassisement de « pin_perst_n ».

    Ce problème est résolu à partir de la version 22.3 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA et FPGA SoC Intel® Agilex™ série F
    FPGA Intel® Stratix® 10 DX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.