ID de l'article: 000090986 Type de contenu: Messages d'erreur Dernière révision: 03/06/2022

Erreur interne : sous-système : PTI, fichier : /quartus/tsm/pti/pti_tdb_builder.cpp, ligne : 1331

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Cette erreur peut être constatée dans la version 21.4 du logiciel Prime Pro Edition Intel® Quartus® antérieure lorsque vous utilisez les IP PCI Express* PCI suivantes et que vous avez connecté le « pin_perst_n » aux logiques du cœur.

    • Intel® FPGA IP de streaming P-Tile Avalon® pour PCI Express*
    • Intel® FPGA IP de Intel® FPGA IP de mémoire P-tile Avalon® pour PCI Express*
    • Intel® FPGA IP DMA multicanal pour PCI Express*
    Résolution

    En raison de la limitation de l’IP dure P-Tile Intel® FPGA pour PCI Express*, aucune ressource d’acheminement entre « pin_perst_n » et la logique du cœur n’existe. N’essayez pas de connecter directement « pin_perst_n » à la logique du cœur RTL pour contourner cette erreur.

    Il n’est pas prévu de résoudre ce problème.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.