ID de l'article: 000090792 Type de contenu: Dépannage Dernière révision: 05/06/2023

Pourquoi les broches de sortie HPS dédiées aux E/S pour Intel Agilex® 7 SoC FPGA sont-ils attribuées de manière incorrecte dans le rapport pinout (.pin file) ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème avec le fitter à l’intérieur du Intel® Quartus® versions 20.3 à 21.4 du logiciel Prime Pro Edition, les broches de sortie HPS dédiées aux E/S seront placées à des emplacements de broche incorrects. Cela se reflétera dans le rapport de brochage (.pin file) généré par le logiciel Intel® Quartus® Prime Pro Edition pendant l’étape du fitter.

    Résolution

    Téléchargez et installez le correctif et le fichier lisez-moi suivants pour résoudre ce problème pour la version 21.4 du Intel® Quartus® Prime Pro Edition 21.4 :

    Ce problème est résolu à partir de la version 22.1 du logiciel Intel Quartus Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.