ID de l'article: 000090770 Type de contenu: Messages d'erreur Dernière révision: 26/05/2022

Erreur (265064) : fichier de spécification Intel FPGA IP Evaluation Mode « ip/jesd_rx_bare/jesd_rx_bare_intel_jesd204c_f_0/intel_jesd204c_f_100/synth/rx/j204c_f_rx_base.ocp »

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans l’édition Intel® Quartus® Prime Pro v21.4, cette erreur s’affiche lors de la génération du Intel® FPGA IP F-Tile JESD204C.

    Erreur (265064) : Intel FPGA IP Evaluation Mode fichier des spécifications « ip/jesd_rx_bare/jesd_rx_bare_intel_jesd204c_f_0/intel_jesd204c_f_100/synth/rx/j204c_f_rx_base.ocp » cible l’entité « j204c_f_rx_base », mais l’entité « j204c_gdr_rx_base » est définie dans le fichier des caractéristiques
    Erreur (18389) : impossible de lire Intel FPGA IP Evaluation Mode fichier de spécifications : « ip/jesd_rx_bare/jesd_rx_bare_intel_jesd204c_f_0/intel_jesd204c_f_100/synth/rx/j204c_f_rx_base.ocp est invalide »

    Résolution

    Ce problème est résolu à partir du logiciel Intel® Quartus® Prime Pro Edition v22.1.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.